従来製品に対する優位性から、XJTAG は BGAなど搭載される基板のデバッグ・実装検査・不良解析など、製品ライフサイクルの全般にわたって活用されています。

　① テストプログラムはデバイスごとの無償テストライブラリをGUIで登録して簡単に構築できる
　② 簡単なので設計時にテストプログラムからカバレッジを解析し、設計を早期改善。そして基板が上がればターゲットのブートプログラミング無しにデバッグ・テストを直ちに開始できる
　③ 設計変更に伴うプログラムの修正はテストライブラリの再利用で容易。テスト開発・保守の工数を飛躍的に改善する

 
XJTAG開発システムは、IEEE 1149.1及び1149.6 のJTAGバウンダリスキャン・スタンダードに準拠し、電子基板のデバッグ・テスト・プログラミングを簡単に実現できるJTAG テストスイートで、HWとSWで構成されています。　　
 

従来のJTAGバウンダリスキャンテスタは基板ごとに詳細なプログラミングや構成が必要で、その専門知識の習熟は困難で、プログラミングに多くの開発工数が必要でした。
 
さらに従来製品の問題は、テストプログラムの再利用性が低いために設計変更ごとに多大な開発工数（費用）が生じ、初期導入費用が高いことも影響して、普及の足かせになっていました。
 
JTAGバウンダリスキャンテストに革新をもたらしたXJTAGは、ソフトウエアの抽象化技術を取り入れて、デバイスごとにテストプログラムをライブラリ（部品）化。テストの開発や再利用が簡単になり、容易に習熟して短期間で使いこなせます。この事実は、多くの顧客事例で証明されています。

テストプログラム開発環境に含まれる XJEase library には、DDRやFlashなどメモリを代表に、あらゆるJTAG 未対応デバイスのテストプログラムが提供されます。これにより、JTAGテストを始めて導入する場合でも、プログラミングすることなく完全な機能テストを行えます。
また他社製品のように追加費用も求めませんので、安心してJTAGテストに取組んでいただけます。

①ムーアの法則に伴い、FPGAなど配線密度は増加の一方
 
②１つの接続ごとのテスト費用は25年来変わっていない
 
③従来のテスターは基板依存が高く、再利用性が低い
 
　このように従来式のテストは多くの制約を抱えています。品質を改善・維持すると同時にコスト効率を高めるには、テストを意識した設計・開発（デザイン for テスト）が求められます。現状の仕組みが破綻する前に、JTAG バウンダリスキャンテスタへの取り組みは不可欠です。

一般的には、製造検査工程では ICTの後にJTAGバウンダリスキャンテスト、そしてファンクショナルテスタの順で行われ、ICTのテストフィクスチャの削減と、ファンクショナルテストの多くを代替えして開発工数の軽減により、多くの費用削減に貢献します

 

　IEEEスタンダードであるJTAG バウンダリスキャンテストは、僅か４～５本の信号接続でJTAGデバイスの信号線をプローブとして操作・観測するテスト技術。基板に対する物理的な依存性が低く、ツールの工夫によりテストプログラムの再利用性が高くなります。
 
テストプログラムはネットリスト、BOM、BSDLファイルがあれば設定できるので、設計段階で用意すれば、プロトタイプデバッから量産検査・不良解析・診断へと製品ライフサイクル全般にわたって活用できる。しかもコストパフォーマンスに優れたJTAG バウンダリスキャンテストは、今や基板テスターの常識です。

ブートプログラムが無くてもテストを開始
 

"XJTAGを用いて、ターゲットで走るテストソフトウエア無しにハードウエアの検証が行えることも重要でした。お陰で、新しいボードが動かない時にHWかSWのどちらの問題か？といったよくある議論が回避されるようになります"  - Westinghouse Rail Systems 社
 
JTAG バウンダリスキャンテストの実行にターゲットのブートプログラムは必要ありません。JTAGデバイスの信号線をプローブとして直接制御できるからです。
 
そしてXJTAGならテストプログラム開発はとても簡単。GUIでネットリストを自動解析させて、BOMの情報から自動分類されるデバイステストライブラリの登録・確認が主な作業。 設計の早期段階でテストプログラムを開発しておけば、初版の基板で直ちにテスト・デバッグを開始できるようになります。
 
さらにテストカバレッジを上げるための考察を設計に反映させれば、デバッグ作業の繰り返しも軽減。DFTカバレッジ解析機能 によって、これをサポートします。
 


再利用性が高く、異なるプロジェクトにも容易に利用できる、XJTAGのテストライブラリは無償でダウンロードできます。
 
BGAなどの信号線に直接アクセスできるJTAG バウンダリスキャンテストなら、基板上のテストポイント数を削減して、基板の小型化やレイアウトも容易になります。
 

価格が安くて簡単なことから、設計時のデバッグやDFT解析、量産時の検査・不良解析の両方に活用されて、両部門間のコミュニケーション手段としても役立てられています。

 

 
 

 
回路基板の構成：　XJTAGには、JTAGデバイス、Flashメモリー、コンフィグレーションROMをプログラムして基板を設定する機能があります。XJRunnerのシリアル番号操作機能と定義可能なログファイルを使えば、生産工程の状態を簡単に管理することができます。コンパクトで持ち運び可能なUSB-JTAGプローブ本体にライセンスが書き込まれている為、要求に応じて柔軟に、様々なサイトで使用可能です。
またJTAG信号のスキューコントロール機能があるため、より長いケーブルを使用することが可能で、現実的な環境試験が可能です。

JTAGチェインが形成されれば、すぐにXJAnalyserやXJTAGのChainDebuggerを使ってJTAGチェインの完全性を確認できます。その後XJTAGを使って、基板上の信号をトレースしたり、デバイスをプログラミングしたり、基板上の全デバイスの相互接続テストや機能テストを実行することができるようになります。　これらの実行に、ターゲットのブートプログラムは必要無く、プロトタイプ基板であっても直ちにテストすることができます。
 
＜試作基板の信頼性をXJTAGテストで向上＞
 
　設計段階で作成する事の出来るXJEaseテストプログラムにより、基板ができれば直ちに機能テストを開始できるようになります。まず、ビルトインのアドバンスド・インターコネクション・テスト機能でJTAGデバイスの相互接続と基板全体に対する接続テストが実施されます。
また、XJIOボードを使えば、外部インターフェースのテストも可能です。XJEaseは電線の接続やパーツの取り外しのような、あらゆる変更に即座に対応し、Ethernetのループバックテストのような複雑なテストも実行可能です。多くのJTAG未対応デバイス用のテストプログラムが、XJTAGのウェブサイトからダウンロード可能です。また、独自のテストプログラムの作成や要求に合わせたカスタマイズも可能です。
 
＜試作基板をデバッグXJAnalyser＞
 
　簡単な３ステップの手順のみでXJAnalyserを起動して、JTAGデバイスのピンをグラフィカルに表示すること、ピンやバスをワンクリックで読み書きすることが可能です。接続をトレースすることや、開放と短絡を確認する為にトグル信号を発生することも可能です。STAPL/JAMやSVF形式のファイルを使って、デバイスにプログラミングすることも簡単。XJAnalyserを使えば、僅か数分で新しい基板のデバッグが始められます。
 

JTAGピンの信号波形をリアルタイム表示
 
XJAnalyser にJTAGピンの信号波形をリアルタイム表示する機能が追加されました。BGAなどプローブ接続できないデバイス搭載基板のデバッグ、不良解析を効率化します。

 
＜コンパクトな携帯型ソリューション-XJTAGの全ての機能が手の中に＞
 
　オンサイトで基板を修理する場合でも、持ち帰る場合でも、XJTAGを使えば、素早く正確に不具合を検出して診断することもできます。設計、試作、製造の過程で開発した全てのインターコネクトテストと機能テストが利用可能です。XJIOボードを使って基板上にあるコネクタの正当性も確認可能です。また、XJAnalyserによるピン状態の詳細表示と制御機能を使えば、不具合を診断して、修理後の検証ができるようになります。XJTAGのadvanced fault diagnostics機能で不具合の発生場所をピンポイントに特定して、部品交換できます。JTAGデバイス（CPLD、FPGA等）とJTAG未対応デバイス（Flashメモリなど）の両方に使えるインシステム・プログラミング機能を使えば、ファームウェアのアップグレードも簡単です。