

テストカバレッジは、回路のテスト戦略を設計するときに考慮する最も重要な要素の1つです。 XJDeveloper を単独で使用する場合でも、ハイブリッドテストソリューションの一部として使用する場合でも、XJDeveloper の
 Test Coverage 画面から貴重な情報が得られます。

ソースコードで XJTAG 社が提供する JTAG 未対応デバイス用のテストライブラリは、デバイスの機能をテストす るために設計されたものではありませんが、デバイスの機能を利用してデバイスがボードに正しく接続されて いることを検証します。これらのライブラリには、対象となるデバイスの各ピンがテストされる欠陥の種類 (Open, Short, Stuck High/Low, Functionally Test)が設定されていて、JTAG バウンダリースキャンテスト の接続テスト(CONNTEST)だけでは得ることのできない、多くのカバレッジを追加することができます。

しかしながらユーザが独自で開発した(あるいはライブラリをベースに追加や修正をした)テストコードには、 各ピンがテストされる欠陥の種類を設定する必要があります。

このチュートリアルでは、この設定通じて、JTAG バウンダリースキャンテストのカバレジについて、及び Test Coverage 機能の使い方の概要をご紹介します。

作業には、XJTAG システムに付属の XJDemo ボードを利用します。前提として XJDeveloper チュートリアルを実施して理解されていることをお勧めします。必要となる知識や XJTAG プロジェクトの構造があるためです。 作業を進めるためのテストカバレッジ情報が無いプロジェクトのコピーが、zipファイルで用意されています。

=> C:\Program Files\XJTAG 3.9\Help\demoNoTestCoverage.zip

- demoNoTestCoverage.zip を任意のディレクトリに展開する。
- ディレクトリ内のファイル demo.xjd を XJDeveloper で開きます。
- Screen Explorer 下の 🤦 Test Coverage ボタンをクリックします。
- Chart View タブをクリックします。

🥵 Test Coverage 画面を選択すると、XJDemo ボードのテストカバレッジが以下のように表示されます。



このテストカバレッジは、XJDeveloper内に設定された回路情報を基にXJTAGが自動的に生成した接続テ ストから導き出されています。テストされないピン(untested pins)が72で全体の17.1%とレポートされて おり、これは殆どのボードにとって妥当な結果と言えますが、XJDemoボード上で達成できるテストカバレッ ジはもっと高くなります。接続テストのみならず、XJDemoボード用のテストにはJTAG未対応デバイスの機 能を活用するものがあります。これらは、デバイスの機能をテストするために設計されたものではありません が、デバイスの機能を利用してデバイスがボードに正しく接続されていることを検証します。

XJDeveloper は、これらテストを実行することで達成される追加のテストカバレッジを、自動的に包括して 導くことはできません。テストされる欠陥の種類とバスを XJDeveloper に設定する必要があります。これは、 XJDeveloper の Test Device Files セクションにある各バスの Tested for value を設定することで行います。

これら Tested For values を修正する前に、このボードの主な部品のカバレッジを確認します。

•	🧕 🥙 Test Coverage 画面の Options の Filter Options セクションで、Filter:フィールドに「IC」とフ	r
	力します。	

- Pin Filter セクションで、Show all types of pins を選択します。
- Statistics Options で View figure を選択し、Exclude Power/Ground、Exclude JTAG pins、Exclude current selection を選択解除します。

Options
View Options
 View by device Exclude unknown inaccessible devices View by net Hide empty components Statistics Options View percentage View figure
Filter Options
Filter: All Boards IC Exclude current selection from chart view Filter Pins by Coverage Show all types of pins for Shorts for Stuck High Show only pins that are not tested for Opens for Stuck Low Functionally Functionally
Coverage Options
Coverage Filter Options Functionally tested Power pins Exclude Power/Ground items Image: Show as Power Exclude JTAG pins Show as Functionally tested Exclude single-pin opens cover Show as Functionally tested Only display coverage from enabled tests Image: Show as Functionally tested

Summary statistics

Test Coverage 画面の Summary Statistics セクションで、XJDemo の左側にある[+]記号をクリックします。

Summary Statistics (filtered)	Functional Tests	Chart View										-	•
Element	Net	Access	JTAG	Short	Open	StuckH	StuckL	Functio	Tested	Power	Untested	Total	
Demonstration hardware			28	201	80	195	199	0	229	121	72	422	
XJDemo			28	201	80	195	199	0	229	121	72	422	
			4	35	21	33	35	0	39	6	1	46	
			5	30	21	29	29	0	35	9	3	47	
			0	26	0	25	26	0	26	9	1	36	
			0	18	18	18	18	0	18	2	0	20	
			0	26	0	25	26	0	26	2	0	28	
			0	1	0	1	1	0	1	6	9	16	
			0	1	0	1	1	0	1	2	1	4	
			0	6	6	6	6	0	6	2	6	14	
⊞ IC9			0	2	2	2	2	0	2	2	0	4	

IC7 (IIC EEPROM)を例に取ると、このデバイス用に実装されたテストは IIC インターフェース (SDA バ スと SCL バス)の接続を検証します。どちらかのバスが開放、電源にスタック、グランドにスタックの状況に あれば、テストは失敗します。また、2つのバスが互いに短絡していてもテストは失敗します。(とはいえ、接 続テストで得られるような、ボード上の残りの部分に対する広範な短絡エラーのカバレッジが得られるわけで はありませんが。)このテストで得られるカバレッジを反映させるには、テストの実装に使用している Test Device File を修正する必要があります。

- 左端 Screen Explorer 内の Setup の下にある <mark>●</mark> Test Device Files 選択ボタンをクリック。
- I2C EEPROM 8-Pin Standard.xje をクリック。
- コードファイル画面下にある Busses 表示内で SDA バスをクリック。
- この SDA 行の Tested For 列の下にある None をダブルクリック。
- 表示されるオプションから Opens、Stuck High、Stuck Low を選択。
- Busses 表示内の Tested For 以外の部分をクリックし、これら設定を反映させる。
- SCL バスに対しても同様の処理を行います。
- Test Device Files 表示下部にある<mark>日</mark> Save をクリックします。

Busses			
Bus Name	Pins	Disable Value	Tested For
SCL	6	None	V Opens
SDA	5	Input	 Shorts Stuck High Stuck Low Functionally Tested
📘 Create Bus	🕜 Edit Bus 🗙 Delete		

他の部品の Tested For セクションも、以下のように設定しましょう。

SRAM 28Pin TSOP 256Kb x8.xje

Busses			
Bus Name	Pins	Disable Value	Tested For
ADDRESS DATA nCE nOE nWE VDD	8, 5, 9, 2, 28, 3, 4, 10, 11, 12, 13, 14 26, 25, 24, 23, 22, 20, 19, 18 27 1 6 7	None High None None None	Opens, Shorts, Stuck High, Stuck Low Opens, Shorts, Stuck High, Stuck Low Opens, Stuck High, Stuck Low Opens, Stuck High, Stuck Low Opens, Stuck High, Stuck Low None
VSS	21	None	None
🔁 Create Bus	😰 Edit Bus 🗙 Delete		

ADS7830.xje

Busses			
Bus Name	Pins	Disable Value	Tested For
ADC_CH	8, 7, 6, 5, 4, 3, 2, 1	None	None
GND	9, 11	None	None
I2C_ADDR	13, 12	None	None
P3V3	16	None	None
SCL	14	None	Opens, Stuck High, Stuck Low
SDA	15	Input	Opens, Stuck High, Stuck Low
VREF	10	None	None
🔁 Create Bus	🕜 Edit Bus 🗙 Delete		

led.xje

Busses			
Bus Name	Pins	Disable Value	Tested For
ON_OFF	2	None	Opens, Stuck High, Stuck Low
🚺 Create Bus	😰 Edit Bus 🗙 Delete		

pushbutton.xje

Busses			
Bus Name	Pins	Disable Value	Tested For
BUTTON_OUT	3	None	Opens, Stuck High, Stuck Low
🔁 Create Bus	🕜 Edit Bus 🗙 Delete		

Crystal.xje

Busses			
Bus Name	Pins	Disable Value	Tested For
nOUTPUT OUTPUT	2 1	None None	Opens, Stuck High, Stuck Low Opens, Stuck High, Stuck Low
🛃 Create Bus	🔡 Edit Bus 🗙 Delete		

AMD Flash 48-Pin TSOP 4Mb x8.xje

Busses			
Bus Name	Pins	Disable Value	Tested For
ADDR	17, 48, 1, 2, 3, 4, 5, 6, 7, 8, 18, 19, 2	None	Opens, Shorts, Stuck High, Stuck Low
DATA	44, 42, 40, 38, 35, 33, 31, 29	None	Opens, Shorts, Stuck High, Stuck Low
nBYTE	47	Low	None
NC	13, 10, 9, 16, 43, 41, 39, 36, 34, 32,	None	None
nCE	26	High	Opens, Stuck High, Stuck Low
nOE	28	None	Opens, Stuck High, Stuck Low
nRESET	12	None	None
nWE	11	None	Opens, Stuck High, Stuck Low
nWP	14	None	None
READY	15	None	None
VDD	37	None	None
VSS	27, 46	None	None
🔁 Create Bus	🕜 Edit Bus 🗙 Delete		

下図のように改めて DFT サマリを表示させると、デバイスファイルに対して追加されたテストカバレッジが 反映されています。テストされないピンの数が 43(10.2%)に減少したことが確認できます。そして開放エラ ーのカバレッジに着目すると、元のサマリでは 80 ピン(19.0%)のカバレッジが、Test Device Files の Tested For に情報を追加したことで 167 ピン(39.6%)に増加しています。

開放エラーのテストカバレッジが大幅に向上していることがわかります。JTAG バウンダリスキャンの接続 テストでは、短絡エラー検出には優れているものの開放エラー検出が難しいためです。接続テストで開放エラ ーを検証するためには、あるピンからネットを駆動した値を他のピンから読み取る必要があります。これは、 ひとつのネット上に少なくとも2つのJTAG 対応ピンがあるという特別な状況が要求されます。それゆえ回路 内のJTAG 未対応デバイスの機能を使ったテストを追加することで、開放エラーのテストカバレッジを大幅に 向上させることができるのです。



多くのデバイスファイルにはテスト機能が含まれています。テスト機能は、XJRunner Setup 画面の XJRunner テストセクションに表示されています。 XJDeveloper にはテストの適用範囲を表示するための 2 つのモードがあります。それは利用可能な総適用範囲を表示するか、XJRunner テストリストの有効なテスト のみからの適用範囲を表示することができます。XJRunner のテストリストは初期段階では不完全または空の 場合があるため、最初のモードはプロジェクトの設定中にカバレッジを表示するのに役立ちます。 2番目のモ ードでは、特定の XJRunner テストのカバレッジを見ることができます。 これにより、新しいテストがテス トリストに追加されたときにカバレッジの増加を表示することもできます。 2つのモードの違いは、カバレッ ジが割り当てられているが適切なテストが XJRunner テストリストにない場合のテストデバイスを強調するの に役立ちます。

- Test Coverage 画面の Options ペインの Coverage Options セクションで、Only display coverage from enabled tests オプションを選択します。
- Screen Explorer の Run and Deploy にある 三 XJRunner Setup ボタンをクリックします。
- XJRunner Tests の下部にある Select ドロップダウンメニューからすべてのテストの選択を解除するに は None を選択します。
- 接続テストを有効にするには、XJRunner Tests リストの CONNTEST テストの横にある×cross をク リックします。
- Screen Explorer の Test Coverage スクリーンセレクタボタンをクリックします。

テストカバレッジ統計(statistics)とチャートビュー(chart views)に、接続テストのみのテストカバレッジが表示されるようになりました。これは、この課題の冒頭で示したカバレッジと同じです。 現在無効になっているテストはすべて、名前の横の×印またはグループアイコンをクリックすると有効になり、テストカバレッジが更新されて追加のカバレッジが表示されます。

 この演習を続けるには、Coverage Options セクションの Only display coverage from enabled tests の選択を解除してください。

次のステップは、テストカバレッジの改善の可能性を探すことです。 XJDeveloper の Test Coverage 画面を 使用して、回路のテストされていない部分を強調表示できます。

- Test Coverage 画面の Options ペインの Filter Options セクションで、Filter:フィールドに「IC」 と入力します。
- Filter Options セクションで、Show only pins that are not tested ボタンをクリックします。
- Test Coverage 画面の左側にある Summary Statistics (filtered) セクションで、XJDemo 項目が折りた たまれている場合は、項目の左側にある[+]記号を使用して展開します。
- XJDemo 項目を選択した状態で、Untested 列の見出しをクリックします。 表示されているデータをこの 列の内容で昇順に並べ替えます。 最も未テストのピンがどこにあるかに興味があるので、ソート順を 逆にするために Untested 列ヘッダをもう一度クリックします。

Summary Statistics (filtered)	Functional Tests	Chart View (filtered)										•
Element	Net	Access	JTAG	Short	Open	StuckH	StuckL	Functio	Tested	Power	Untested	Total
Demonstration hardware			28	201	167	228	228	0	258	121	43	422
SJDemo			28	201	167	228	228	0	258	121	43	422
			0	1	2	2	2	0	2	6	8	16
			5	30	25	31	31	0	37	9	1	47
			0	26	26	26	26	0	26	9	1	36
IC1			4	35	36	36	36	0	40	6	0	46
IC4			0	18	18	18	18	0	18	2	0	20
IC5			0	26	26	26	26	0	26	2	0	28
IC7			0	1	0	2	2	0	2	2	0	4
IC8			0	6	12	12	12	0	12	2	0	14
IC9			0	2	2	2	2	0	2	2	0	4

リストの最上段は IC6 で8つのピンがテストされていませんが、これらは ADC へのアナログ入力です。 XJDemo ボード用に開発したテストは、これらのうち4入力をテストします。ただこのテストは Test Device Files 内で、この ADC のテストデバイスファイル (ADS7830.xje) の Tested For セクションに設定していませ ん。このボードの設計に非常に特化したテストなので。本来 ADS7830.xje ファイルは、様々なボード上の同タ イプの全デバイスに使用できる汎用ファイルなので、このボードでのみカバレッジされるテストを反映させる ように設定するべきではありません。

そのため、このテストを XJDeveloper に設定するには、Functional Test を追加する必要があります。

- 【 Test Coverage 画面の Functional Tests タブをクリックします。
- Functional Tests 下部の 🕂 Add...ボタンをクリック。
- Test Name に ADC Test と入力。
- Add Net By Pin...ボタンをクリック。
- Select Device and Pin ダイアログ内の Suggested Device リスト内から IC6 をクリック。
- Pin Selector 内で、ピン1、2、3、4をクリック選択し、OK ボタンを押下。
- New Functional Test ダイアログが開くので OK をクリック。

New Function	al Test		×
Test Name:	ADC Test		
Test Details:	Tested Net Net Net	POT NetIC6_2 LEDC LDO	Add Device Add Pin Add Net Add Net By Pin
			Remove

改めて [●] Test Coverage 画面で IC6 を確認すると Untested pins の数が 8 から 4 に減りました。一方この Functional Test の影響は IC6 以外にも及んでいます。

● 🥵 Test Coverage 画面の左側の Summary Statistics(Filtered)セクションで、XJDemo を選択します。

ボード上でテストされるピンのカバレッジを確認すると、ADC Test によるテストカバレッジは 13 ピンになっています。これには、IC6 の 4 つのアナログ入力ピンと、これらに接続されているネット上の他のピンが含まれます。結果この Functional Test はテストされないピンを 30 ピン(7.1%)まで削減します。



他にも、このプロジェクトに追加することでテストされないピンを16にまで減らすことができる Functional Test が、XJTAG 共有フォルダ内の別プロジェクトにあります。そして残る16ピンはADC のテストされない 入力ピンやとこれらのピンが接続されているネット上のピンです。

これら残りにもテストカバレッジを得るには、これらアナログ入力をシミュレートする何らかの仕組みで ADC をチェックする必要があります。その一例として XJIO ボードを活用して XJDemo ボードのテストカバ レッジを 100%にする方法の説明があります。(XJTAG Help→XJIO board→XJIO Board Version 2→Example を参照)

